물기술동향

Menu 집이미지 search
단일 칩에 나노 기술의 3D 통합

등록일: 2017-07-06저자: KISTI 미리안 글로벌동향브리핑

임베디드 인텔리전스 (embedded intelligence)는 우리 삶의 더 많은 영역으로 스며들고 있기 때문에 자율 운전에서 개인화된 의학에 이르기까지 많은 분야에서 엄청난 양의 데이터가 생성되고 있다. 그러나, 데이터 양이 점점 증가하면서 컴퓨터 칩을 이용하여 유용한 정보로 처리할 수 있는 능력이 중요해지고 있다. 스탠포드 대학과 MIT의 연구자들은 이 문제를 극복하기 위해 새로운 칩을 만들었다. 그 결과는 저널 Nature ('Three-dimensional integration of nanotechnologies for computing and data storage on a single chip')에 발표되었다. 오늘날 컴퓨터는 서로 다른 여러 개의 칩으로 구성된다. 컴퓨팅을 위한 칩과 데이터 저장을 위한 별도의 칩이 있으며, 둘 사이의 연결은 제한적이다. 어플리케이션이 갈수록 방대한 양의 데이터를 분석함에 따라 데이터가 다른 칩 사이에서 이동할 수 있는 제한된 속도로 인해 중요한 통신에 '병목 현상'이 발생한다. 칩의 공간이 한정되어 있기 때문에 이를 배치할 공간이 충분하지 않다. 설상가상으로, 실리콘으로 만든 트랜지스터는 수십 년 동안 속도가 더 이상 개선되지 않고 있다. 새로운 프로토타입 칩은 오늘날의 칩에서 급진적인 변화이다. 이 기술은 새로운 컴퓨터 아키텍처와 함께 여러 나노 기술을 사용하여 이러한 두 가지 추세를 역전시킨다. 실리콘 기반 디바이스에 의존하는 대신 이 칩은 나노 실린더로 형성된 2D 그래핀 시트와 저항성 랜덤 액세스 메모리 (RRAM) 셀을 사용한다. 이 셀은 고체 유전체 재료의 저항성을 변화시켜 작동하는 비휘발성 메모리 유형이다. 연구자들은 100만개 이상의 RRAM 셀과 2백만개의 탄소 나노 튜브 전계 효과 트랜지스터를 통합하여 새로운 나노 기술로 만들어진 나노 전자 시스템을 만들었다. RRAM과 탄소 나노 튜브는 서로 수직으로 구축되어 로직 및 메모리의 인터리빙 (interleaving) 레이어가 있는 새로운 고밀도 3-D 컴퓨터 아키텍처를 만든다. 이 레이어들 사이에 초밀집 와이어를 삽입함으로써 이 3D 아키텍처는 통신 병목 현상을 해결할 수 있다. 그러나, MIT의 연구팀은 기존의 실리콘 기반 기술로는 이러한 아키텍처를 구현할 수 없다고 전했다. 오늘날의 회로는 2-D이며, 기존의 실리콘 트랜지스터를 구축하는데 섭씨 1000도를 넘는 매우 높은 온도가 필요하기 때문이다. 실리콘 회로를 층층이 쌓으면 고온으로 인해 회로의 바닥이 손상된다. 이 연구의 핵심은 탄소 나노 튜브 회로와 RRAM 메모리가 200C 이하의 훨씬 낮은 온도에서 제조될 수 있다는 것이다. 이것은 아래의 회로를 손상시키지 않으면서 레이어로 구축할 수 있음을 의미한다. 이는 미래의 컴퓨팅 시스템에 여러 가지 이점을 동시에 제공한다. 탄소 나노 튜브로 만들어진 로직은 실리콘으로 만들어진 오늘날의 로직에 비해 에너지 효율이 훨씬 더 높을 수 있으며 유사하게 RRAM은 DRAM에 비해 더 조밀하고, 빠르며, 에너지 효율이 높다. 개선된 디바이스 외에도 3-D 통합은 시스템 내에서 또 다른 핵심 고려 사항인 칩 내부 및 칩 내부의 상호 연결을 해결할 수 있다. 새로운 3-D 컴퓨터 아키텍처는 연산과 데이터 저장의 조밀하고 세분화된 통합을 제공하며 칩 간에 데이터 이동으로 인한 병목 현상을 해결한다. 결과적으로 이 칩은 방대한 양의 데이터를 저장하고 온칩 처리를 수행하여 데이터 홍수를 유용한 정보로 변환할 수 있다. 이 기술의 잠재력을 입증하기 위해 연구팀은 센서 역할을 하는 탄소 나노 튜브의 기능을 활용했다. 칩의 최상층에는 주변 가스를 탐지하고 분류하는데 사용되는 1 백만 개 이상의 탄소 나노 튜브 기반 센서가 배치되었다. 감지, 데이터 저장, 컴퓨팅의 계층화로 인해 이 칩은 각 센서를 병렬로 측정한 다음 메모리에 직접 쓰면서 막대한 대역폭을 생성할 수 있었다. 3 차원 통합은 무어의 법칙에 따라 기술 스케일링을 계속 유지하는 가장 유망한 접근법으로, 단위 볼륨당 장치 수를 증가시킬 수 있다. 이것은 컴퓨팅 아키텍처에 대한 근본적으로 다른 시각으로 이어져 메모리와 로직의 친밀한 엇갈림을 가능하게 한다. 이러한 구조는 뇌에 영감을 주는 시스템과 심층 신경망과 같은 대안적인 학습 기반의 계산 패러다임에 특히 적합할 수 있다. 개발된 구조의 큰 장점 중 하나는 제조 및 설계면에서 오늘날의 실리콘 인프라와 호환된다는 것이다. 이 전략이 CMOS (complementary metal-oxide-semiconductor)와 호환 가능하고 다양한 응용 분야에서 실행 가능하다는 사실은 무어의 법칙이 계속 진보하는데 중요한 단계임을 시사한다. 연구팀은 새로운 3D 컴퓨터 아키텍처를 탐구하면서 기본 나노 기술을 개선하기 위해 노력하고 있다. 다음 단계는 매사추세츠 기반의 반도체 회사인 Analog Devices와 협력하여 동일한 칩에서 감지 및 데이터 처리 능력을 이용하는 새로운 버전의 시스템을 개발하는 것이다. 예를 들어, 이 장치는 환자의 호흡에서 특정 화합물을 감지하여 질병의 징후를 감지하는데 사용될 수 있다. 이 기술은 전통적인 컴퓨팅을 향상시킬 수 있을 뿐만 아니라 우리가 목표로 할 수 있는 완전히 새로운 범위의 애플리케이션을 열어준다. 센서, 메모리, 로직의 3 차원 통합에 대한 시연은 현재의 CMOS 기술을 탄소 나노 튜브 전계 효과 트랜지스터의 새로운 기능과 함께 활용하는 획기적인 혁신적인 개발이다. 이것은 미래의 많은 혁명적인 응용 프로그램을 위한 플랫폼이 될 잠재력을 가지고 있다.

목록
맨위로